头条 Linux教学——linux内核调度详解 本文档基于linux3.14 ，linux内核调度详解 最新资讯 入门：FPGA设计硬件语言Verilog中的参数化 FPGA 设计的硬件语言Verilog中的参数化有两种关键词：define 和 paramerter,参数化的主要目的是代码易维护、易移植和可读性好。 发表于：2022/12/31 入门：FPGA芯片结构介绍及工作原理解析 如前所述，FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。 发表于：2022/12/31 教程：FPGA PCIE调试及DSP代码的讲解 本人调试是将DSP作为RC端，FPGA作为EP端，且下文是对DSP代码的讲解。本人调试参考代码是D: ipdk_C6678_1_1_2_6packages idrvexampleProjectsPCIE_exampleProject。本文所指的PCIE手册为TI公司C6678的pcie技术手册，全名为 KeyStone Architecture Peripheral Component Interconnect Express （PCIe）。 发表于：2022/12/31 教程：基于FPGA的模数转换器(ADC)或数模转换器 将具有信号处理功能的FPGA与现实世界相连接，需要使用模数转换器（ADC）或数模转换器（DAC） 一旦执行特定任务，FPGA系统必须与现实世界相连接，而所有工程师都知道现实世界是以模拟信号而非数字信号运转的。这意味着需要在模拟信号域与数字信号域之间进行转换。针对手头工作选择恰当的FPGA时，用户面临着林林总总的选择，在为系统选择正确的ADC或DAC时也是如此，玲琅满目。 发表于：2022/12/31 教程：关于FPGA的46个基本概念你都知道吗 建立时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup TIme。如不满足setup TIme，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发器。 发表于：2022/12/23 教程：关于FPGA上HBM 425GB/s内存带宽的实测 本文是第一篇详细介绍HBM在FPGA上性能实测结果的顶会论文（FCCM2020，Shuhai: Benchmarking High Bandwidth Memory on FPGAs），作者是浙江大学王则可博士！感谢王则可博士允许本公众号转载该论文的中文译文。论文给出了FPGA上HBM可提供高达425GB/s内存带宽的实测结果！结合前两天，本公众号转发老石的文章，目前采用Chiplet技术的光口速率可以达到惊人的2Tbps。而本文介绍的同样采用Chiplet技术的HBM，访存带宽高达425GB/s，那么采用这样光口和缓存的网卡会是一种怎样的高性能呢？对NIC或者Switch内部的总线带宽又有怎样的要求呢？我们期待着能够用2Tbps接口和HBM技术的NIC或者Switch的出现。 发表于：2022/12/20 教程：FPGA对芯片有何影响 FPGA如何实现连接？ FPGA（现场可编程门阵列）自诞生以来就一直在冲击着专用集成电路（ASIC，ApplicaTIon Specific Integrated Circuit）芯片界的神经。在20世纪80年代中期，RossFreeman和他的同事从Zilog手中购买了这项技术，并着手创办了针对ASIC仿真和教育市场的Xilinx。（Zilog出自埃克森美孚石油公司，因为在20世纪70年代，人们已经开始担心石油会在30年后枯竭，这一点在今天仍然适用）。同时，Altera也以类似的技术为核心成立。 发表于：2022/12/20 教程：基于FPGA的Sobel边缘检测工作原理 在本项目中，我们将研究如何使用 HLS 构建 Sobel 边缘检测 IP 核，然后将其包含在我们选择的 Xilinx FPGA 中。 发表于：2022/12/20 教程：FPGA高速信号处理的片外静态时序分析 在高速信号处理时的时许约束不仅仅包括片内时序约束，要想实现高速信号的有效传输就必须进行片外静态时序分析。本文作为在高速信号处理时信号输入输出的理论参考，之所以说作为理论参考是因为由于高速信号处理，具体的一些参数无法实际计算出来，只能在理论参考的方向进行不断尝试。 发表于：2022/12/20 入门：FPGA知识汇集-FPGA时序基础理论 对于系统设计工程师来说，时序问题在设计中是至关重要的，尤其是随着时钟频率的提高，留给数据传输的有效读写窗口越来越小，要想在很短的时间限制里，让数据信号从驱动端完整地传送到接收端，就必须进行精确的时序计算和分析。同时，时序和信号完整性也是密不可分的，良好的信号质量是确保稳定的时序的关键，由于反射，串扰造成的信号质量问题都很可能带来时序的偏移和紊乱。因此，对于一个信号完整性工程师来说，如果不懂得系统时序的理论，那肯定是不称职的。本章我们就普通时序（共同时钟）和源同步系统时序等方面对系统时序的基础知识作一些简单的介绍。 发表于：2022/12/20 ?12345678910…?
